逻辑综合——设置库

逻辑综合分成三步：综合=转化+优化+映射。

​ DC先通过read命令将RTL设计转化成布尔表达式，也就是GTECH格式，然后执行compile命令，按照设计约束进行逻辑综合和优化，并使用工艺库中的逻辑单元映射成门级网表

​ DC以时序为基础进行优化。DC内建STA工具，将设计分解成多条时序路径，通过计算路径延迟对它们进行约束和优化。

1. 目标库 target library

​ DC根据目标库中的电路单元计算延迟，并映射成门级网表。

set target_library my_tech.db

2. 连接库 link library

​ 当读入门级网表时候，连接库指向生成该门级网表的目标库。DC通过目标库来识别门级网表中的门单元及模块的功能及整个电路的功能。对于门单元要从库中找到对应的门单元的实际库单元来替换；对于模块，DC要知道它们的网表在什么地方。

​ 链接库一般设置成与目标库相同。

set link_library "* $target_library"

符号*表示先从内存中找库。

3. 符号库 symbol library

在图形化界面中来显示网表中的单元的符号，要跟相应的目标库对应，以.sdb后缀。

set sysbol_library "my_tech.sdb"

4. 搜索目录

search path是库的搜索目录，DC会在这些目录下找库。

set search_path " "

5. DesignWare库

DesignWare是synopsys提供的IP库，如果用到其中的库需要设置。

set synthetic_library  dw_foundation.sldb
lappend  link_library $synthetic_library