64 posts in total.
2019
UVM UG中的一些细节点 UVM1.2与UVM1.1的不同 UVM——控制打印信息 Verilog仿真原理 SV——数据类型 SV——接口 debug——dumpboxing ch1-What a testbench? ch2-Enume ch2-new data types64 posts in total.
2019
UVM UG中的一些细节点 UVM1.2与UVM1.1的不同 UVM——控制打印信息 Verilog仿真原理 SV——数据类型 SV——接口 debug——dumpboxing ch1-What a testbench? ch2-Enume ch2-new data types