组合逻辑和时序逻辑的综合

综合工具工作的步骤： 检测并消除冗余逻辑 查找组合反馈回路 利用无关紧要条件 检测出未使用的状态 查找并消除等价的状态； 进行状态分配； 在满足物理工艺的面积、速度限制的条件下，综合出最优的多级逻辑实现。既包括了最优化技术，又包括了工艺映射。 1. 综合简介电路模型可以分成三个层次：**架构级(architectural level model)、逻辑级(logic level model)、物

IC Synthesis
IC Synthesis

perl语言——列表、数组

1.数组\列表如果perl语言中的标量是单数(singular)，那么复数(plural)用列表或数组表示。 1.1 数组和列表perl中，列表表示一组标量的有序集合。数组是用来保存列表的变量。但这两个术语常常混用。 1.2 数组变量@array、数组索引$array[i]数组变量：用 @变量名来表示数组整体，比如 @array。 数组索引：用**$变量名[index]**来索引数组内元素，比如$

script perl
IC perl

跨时钟域设计

1. 同步、异步定义对于工具来说，只要给出了时钟之间的关系，工具就认为是同步时钟，tool就可以对这两个时钟分析时序关系。 同步时钟：能够明确定义以下属性的时钟: 时钟周期或者频率 时钟占空比 duty time 每个时钟信号第一个上升沿的时间（相位） 时钟的输入latency——从PLL到模块的时钟输入端口的delay 异步时钟：没法明确定义上面这些属性的时钟。 比如clk0的周期、占空比、

IC Asynchronous
IC Asynchronous

C++中的异常

关于异常这里先只放一张关于异常栈展开，也就是关于异常的抛出和捕获的配对 再try块中抛出（throw）异常（exception），在函数的调用链上逐级向上寻找匹配的catch块，如果找到了匹配的catch就执行异常处理的代码，如果没有找到推出当前的程序块或者函数（一些相关的局部对象就会被释放掉），然后继续向上找。如果最终找不到，会执行一个terminate程序，终止程序的执行。 异常捕获的搜索如下

C++
C++

通过RISC存储程序机理解数据通路控制器设计

RISC存储程序机RISC存储程序机SPM，该电路的程序和数据存储在存储器中。该电路有三个部分控制器、处理器（数据通路）和存储器。通过流水线设计（用寄存器打断）实现同时的指令获取、译码和执行。 结构框图如下： 1.处理器处理器部分包括寄存器（包括四个通用寄存器，Program Counter,Instruction Register、地址寄存器add_R等）、ALU、复用器、数据通路等。 上图中

IC CPU
IC RISC